2.5D実装

2.5D実装（2.5D Packaging）は、半導体パッケージングにおいて、複数の半導体チップをインターポーザと呼ばれる中間基板上に並列配置し、高密度配線で接続して一体化する先進的な実装技術です。

チップ同士を水平方向に近接配置し、インターポーザ上の微細配線やTSV（貫通電極）を介して接続することで、従来よりも短距離かつ高密度な信号伝送を実現します。

これにより、ロジックチップとメモリ（HBMなど）を同一パッケージ内で高速・大容量に連携できるため、AIプロセッサや高性能コンピューティング用途で広く採用されています。

チップを垂直に積層する3D実装に比べて製造難易度や放熱課題が抑えられる一方、高い集積密度と通信性能を両立できる点が特徴です。