3Dパッケージング

3Dパッケージングは、複数の半導体チップ（ダイ）を垂直方向に積層して接続することで、高性能化・小型化を実現する実装技術です。

従来の2D配置（平面実装）に対し、シリコン貫通電極（TSV：Through Silicon Via）やマイクロバンプなどを用いてチップ同士を直接接続することで、配線長を短縮し、高速・低消費電力な信号伝送が可能になります。これにより、AI・HPC・データセンター用途などで求められる高帯域・大容量処理に対応できます。

代表的な構造には、メモリとロジックを積層するHBM（High Bandwidth Memory）や、ロジック同士を重ねるSoIC、チップレット統合などがあり、先端半導体分野で重要な技術として位置づけられています。また、2.5Dパッケージング（インターポーザ上に複数チップを配置）と併用されるケースも多くあります。